授業科目名 年度 学期 開講曜日・時限 学部・研究科 全担当教員 単位数
32859:[2025 秋セメスター]コンピュータアーキテクチャⅡ (6T) § 32860:コンピュータアーキテクチャⅡ(6X) 2025 秋セメスター 月2 理工学部 孟 林 2

キャンパス

BKC

授業施設

フォレストハウス306号教室

授業で利用する言語

日本語

授業の概要と方法

コンピュータを構成するプロセッサ、メモリ、及び入出力について学ぶ。まず、コンピュータで最も重要なプロセッサのデータパスと制御方式を、単一サイクル方式とパイプライン処理に分けて説明する。次に、メモリにおける記憶階層、キャッシュ、仮想記憶について説明する。さらに、入出力システムの制御、機器、割込み、RAIDなどについて言及する。

受講生の到達目標

プログラムをコンピュータ内で実行するためのプロセッサ、メモリ、入出力の方式と実現方法を理解することが目標である。
1.プロセッサを実現する単一サイクル方式とパイプライン処理とは何かを説明できる。
2.パイプライン処理の方が単一サイクル方式よりなぜ優れているかを説明できる。
3.高速大容量のメモリシステムをどのように実現するかを説明できる。
4.高い性能と信頼性を実現するために、入出力装置をどのように構成し、制御するかを説明できる。

事前に履修しておくことが望まれる科目

論理回路、コンピュータアーキテクチャⅠ

授業スケジュール

授業回数/
担当教員(複数担当の場合)
テーマ
キーワード・文献・補足事項等
-

+R授業対象科目。第7回に+R授業を実施。詳細はmanaba+Rを参照。

1

単一クロックの動作CPU

クロック方式、データパスの構築、制御

2

単一クロックの動作CPUの動作1

R形式、ロード、ストア、条件分岐、無条件分岐

3

単一クロックの動作CPUの動作2

R形式、ロード、ストア、条件分岐、無条件分岐

4

パイプライン処理1

R形式、ロード、ストア、条件分岐、無条件分岐

5

パイプライン処理2

R形式、ロード、ストア、条件分岐、無条件分岐

6

パイプライン処理の制御

R形式、ロード、ストア、条件分岐、非常件分岐

7

パイプライン処理のハザード 中間テストと解説

制御、データ、資源 中間テストと解説

8

パイプライン処理のハザードの対応

データ依存の対応:フォワーディング、値予測

9

パイプライン処理のハザードの対応

制御依存の対応:分岐予測

10

メモリアーキテクチャ1

キャッシュ、実記憶と仮想記憶

11

メモリアーキテクチャ2

キャッシュ、実記憶と仮想記憶

12

入出アーキテクチャ

割込み、入出力制御、バス、入出力機器、RAID

13

並列アーキテクチャ

スーパースカラ、VLIW、マルチコア、GPU

14

期末テスト復習と期末テスト

期末テスト

授業実施形態

対面で実施します

授業外学習の指示

復習、予習をしかっりすること

成績評価方法

種別 割合(%) 評価基準等
定期試験(筆記) 0

レポート試験
(統一締切日を締切とするレポート)
0

上記以外の試験・レポート、平常点評価
(日常的な授業における取組状況の評価)
100

中間テスト、最終講義テスト、講義参加の積極性で総合的に評価する。

成績評価方法(備考)

受講および研究に関するアドバイス

講義ノートを配布する。
また、ノートを取ること。

教科書

書名 著者 出版社 ISBNコード 備考
コンピュータの構成と設計(上)、第6版、2021 パターソン & ヘネシー著、成田 光彰 訳 日経BP社 コンピュータアーキテクチャⅠで使用したもの。第5版でも可。

教科書(使用頻度、その他補足)

常時使用するので、毎回持ってくること。

参考書

書名 著者 出版社 ISBNコード 備考
コンピュータアーキテクチャ 改訂2版 小柳、内田 オーム社
コンピュータの構成と設計(下)、第4版、2011 パターソン & ヘネシー著、成田 光彰 訳 オーム日経BP社社

参考書(使用頻度、その他補足)

参考になるwwwページ

授業内外における学生・教員間のコミュニケーションの方法

manaba+R,その他(教員より別途指示)

備考

【科目ナンバリング・カリキュラムマップはこちらから/Click here to see the Curriculum-Map and Course-Numbering】
URL:https://secure.ritsumei.ac.jp/students/pathways-future/course/curriculum.html/