| 授業科目名 | 年度 | 学期 | 開講曜日・時限 | 学部・研究科 | 全担当教員 | 単位数 |
|---|---|---|---|---|---|---|
| 33965:ハードウェア記述言語 (6B) § 33966:ハードウェア設計言語 (6Y) | 2024 | 春セメスター | 木3 | 理工学部 | 冨山 宏之 | 2 |
キャンパス
授業施設
授業で利用する言語
授業の概要と方法
ハードウェア記述言語(Verilog HDL)を用いて組み合わせ回路と順序回路を設計し、シミュレーションにより動作を確認する。
学生自身のPCを使用する。入学時に推奨された仕様のノートPCを持参すること。
受講者数によって、第3週以降、講義室を変更する可能性がある。
その場合は、講義中、および、manaba+Rのニュースで連絡する。
受講生の到達目標
事前に履修しておくことが望まれる科目
授業スケジュール
| 授業回数/ 担当教員(複数担当の場合) |
テーマ |
|---|---|
| キーワード・文献・補足事項等 | |
| 1 | 論理回路1 |
ガイダンス、2進数 |
|
| 2 | 論理回路2 |
組合せ回路、順序回路 |
|
| 3 | 組合せ回路の設計1 |
加算器、シミュレーション |
|
| 4 | 組合せ回路の設計2 |
順次桁上げ加算器、階層設計 |
|
| 5 | テストベンチ |
initial文、monitor文、遅延 |
|
| 6 | 組合せ回路の設計3 |
セレクタ、function文、if文、case文 |
|
| 7 | 組合せ回路の設計4 |
デコーダ、エンコーダ、case文、casex文 |
|
| 8 | 順序回路の設計1 |
バイナリカウンタ、always文 |
|
| 9 | 順序回路の設計2 |
シフトレジスタ、ノンブロッキング代入、ブロッキング代入 |
|
| 10 | 順序回路の設計3 |
ステートマシン |
|
| 11-13 | 演習 |
ローテーション回路、ステートマシン |
|
| 14 | まとめ |
演習の解説 |
|
| 15 | 理解度の確認 |
小テスト |
授業実施形態
授業外学習の指示
成績評価方法
| 種別 | 割合(%) | 評価基準等 |
|---|---|---|
| 定期試験(筆記) | 0 | |
| レポート試験 (統一締切日を締切とするレポート) |
0 | |
| 上記以外の試験・レポート、平常点評価 (日常的な授業における取組状況の評価) |
100 | レポート、小テスト、および、受講の積極性をもとに、総合的に評価します。 |
成績評価方法(備考)
受講および研究に関するアドバイス
教科書
| 書名 | 著者 | 出版社 | ISBNコード | 備考 |
|---|---|---|---|---|
| 改訂 入門Verilog HDL記述:ハードウェア記述言語の速習&実践 | 小林優 | CQ出版社 | 978-4-7898-3398-1 |
教科書(使用頻度、その他補足)
参考書
参考書(使用頻度、その他補足)
参考になるwwwページ
授業内外における学生・教員間のコミュニケーションの方法
備考
URL:https://secure.ritsumei.ac.jp/students/pathways-future/course/curriculum.html/